# 华为提出「韬定律」，寻找国产芯片自己的进化方向

- 作者：马扶摇
- 发布时间：2026-05-26 10:00
- 分类：爱范儿
- 原文：https://www.ifanr.com/1666860

![](https://s3.ifanr.com/wp-content/uploads/2026/05/banner-r.jpg)

5 月 25 日，由电气电子工程师学会（IEEE）举办的「国际电路系统研讨会」ISCAS 2026 在上海举行。

在会上，华为半导体业务部总裁**何庭波**进行了题为《半导体新路径探索与实践》的演讲，提出了一个全新的半导体发展定律：

> *应当以「时间缩微」替代「几何缩微」作为半导体与电子系统演进的新指导原则，通过逻辑折叠（LogicFolding）等创新技术，持续压缩信号传播时延、提升晶体管密度，从而实现半导体与电子系统的持续演进。*

![](https://s3.ifanr.com/wp-content/uploads/2026/05/1-ISCAS-2026-speech.jpg)

图｜微博 @人民日报

这个足以与年过半百的「摩尔定律」并驾齐驱的新理论，被华为称为「韬定律」（Tau Scaling Law）。

## 什么是韬定律

对于韬定律，我们首先需要知道的是：

**「韬定律」里的「韬」不像摩尔定律那样，代表某个人的名字，而是集成电路设计中的时间常数 τ（希腊字母 tau）。**

![](https://s3.ifanr.com/wp-content/uploads/2026/05/2-die-shot.jpg)

τ 本身的概念非常简单，它代表了电路中**信号电压发生转变（充电或放电）的快慢程度**，可以用基本公式 τ = 电阻R × 电容C 来计算。

更笼统地说——虽然我们通常将芯片二进制信号 0 和 1 理解成「非此即彼」的状态，两者之间是瞬间切换的，但在现实世界中并非如此。

![](https://s3.ifanr.com/wp-content/uploads/2026/05/3-gate.jpg)

由于芯片和导线内部存在着各种形式的电阻和电容，表示 0 和 1 的电信号其实不是瞬间跳变的。

这种信号变化更像是电池一样：充电快满了才算「1」，几乎把电放空才算「0」。

而在「从空充满」和「从满放空」之间会有一个极为短暂的切换时间，这个时间就是 τ 。

![](https://s3.ifanr.com/wp-content/uploads/2026/05/4-binary-signal-with-noise.jpg)

因此，你可以把 τ 理解成和 GHz 类似的「频率参数」，两者是相辅相成的——

**τ 值越低，芯片区分 0 和 1 的速度就越快，晶体管开关切换的频率就越快，芯片每秒钟执行指令的速度 GHz 自然也越高。**

过去五十多年里，晶体管的体积占芯片大头，τ 延迟的主要来源是晶体管，摩尔定律指导下优化晶体管的体积对于频率提升的收益是显著的。

![](https://s3.ifanr.com/wp-content/uploads/2026/05/5-scaling-evolution.jpg)

如今 3nm、2nm 晶体管自己的延迟极小，但周围导线被迫做得极细，反而导致内阻升高、τ 变大，宏观表现就是芯片提频越来越困难。

正是在这种背景下，华为的「韬定律」提出换个方向，不再以晶体管密度作为芯片未来发展的衡量标准——

**晶体管密度本身已经不再是制约频率的主要因素了，未来如何通过其他综合手段降低 τ 值，才是提升芯片频率和效能的新追求。**

## 立体堆叠将成为主流

再回看何庭波的那句话，就可以看到华为不仅提出了一个面向未来的定律，也给出了新定律之下芯片发展的具体方法之一：**逻辑折叠（LogicFolding）**。

这个词看上去非常高大上，但它代表的东西很简单——芯片立体堆叠。

换言之，既然如今导线成为了延迟的主要来源，那就将原本铺在平面的电路设计成 3D 结构，避免导线绕路、降低内阻，从而优化 τ 延迟。

![](https://s3.ifanr.com/wp-content/uploads/2026/05/6-stacking.jpg)

**这也正是全球主要芯片设计商和制造商们集体选择的道路。**

英特尔的 Foveros、AMD 的 3D V-Cache 以及台积电的 SoIC，本质上都是芯片线路立体设计的不同方案。

这样一来，原本「绕几百微米的路」变成了「爬几十微米的楼」，导线的电阻和寄生电容都可以有效降低，优化 τ 延迟、提升宏观频率。

![](https://s3.ifanr.com/wp-content/uploads/2026/05/7-intel-foveros.png)

除了通过立体堆叠缩短线路长度之外，整个半导体行业也在不约而同地转向另一项技术：背面供电（Backside Power Delivery）。

根据计算，在 5nm 及以下节点，供电网络本身需要消耗晶圆表面近 40% 的面积资源。

这就导致信号线为了给供电线和其他结构让路，往往需要在布线上反复迂回：

![](https://s3.ifanr.com/wp-content/uploads/2026/05/8-snapdragon-cci.png)

图｜哔哩哔哩 @极客湾

再加上自己被晶体管挤压得越来越细，结果就是显著增加信号线的平均长度和寄生电容，导致 τ 延迟失控。

而英特尔的 PowerVia 搭配 RibbonFET 晶体管技术，在试验中可以实现超过 90% 的标准单元面积利用率，极大减少了芯片布线的压力。

目前虽然无从得知华为正在研发何种芯片背面供电网络（BSPDN）技术，但可以明确的是，逻辑折叠技术已经将供电性能考虑在内了：

> *……在电路层面：采用 LogicFolding 架构打破传统电路布局的物理限制，显著缩短关键路径布线，有效降低信号传播的电阻和电容负载，最终提升晶体管密度和电路性能。*

## 麒麟何时归来

在看过上面一大堆技术术语之后，大家最想知道的肯定只有一件事：

**我什么时候能买到？**

![](https://s3.ifanr.com/wp-content/uploads/2026/05/9-I-want-all.jpg)

然而 ISCAS 2026 只是一个技术论坛，何庭波在会上提出的也是一个「定律概念」，两者都更偏向理论指导领域。

而众所周知，理论转换成**具有广泛影响力的产品**还需要时间。

根据华为官方的介绍，在过去的六年里，华为已基于韬定律设计并量产了 381 款芯片，服务于众多行业、领域和市场客户。

而**首款采用逻辑折叠技术的麒麟芯片**将在今年秋季发布，大概率是 Mate 90 系列产品，可以看作是华为立体堆叠方案在大众市场的首秀。

![](https://s3.ifanr.com/wp-content/uploads/2026/05/10-m80pm.jpg)

而到 2031 年，华为基于韬定律设计的高端芯片晶体管密度将会达到**等效 1.4nm（14Å）**工艺的水平。

直到那时，我们才有机会看到一个「逻辑折叠+背面供电」的华为芯片的终极形态。

值得注意的是，韬定律、逻辑折叠等等技术并不只限于手机——

别忘了，如今的华为电脑、电视、平板等等所使用的芯片，本质上都是麒麟的同源产品。

而更重要的角色，比如未来华为昇腾计算（Ascend）系列的 AI 处理器、计算卡、服务器集群等等产品，无疑将会是韬定律的第一批受益者。

![](https://s3.ifanr.com/wp-content/uploads/2026/05/11-huawei-ascend.png)

图｜华为

同样在 ISCAS 2026 上，何庭波还说道：

> *……未来一定属于开放合作。在半导体演进的路径上，没有一家企业可以独自完成所有答案。*
> 
> *在韬定律的路径下，我们期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。*

当经过反复更新的摩尔定律依然难以客观反映现实的时候，技术行业是时候探索一个新的指导理论了。